module type V_DST = sig .. end
sig
end
type t
type vertex
val empty : unit -> t
unit -> t
val add_vertex : t -> vertex -> t
t -> vertex -> t